Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN. | Publicación