Modeling of real bistables in VHDL | Publicación